TSMC가 2nm 공정을 사용하는 N2 양산을 2025년 4분기 개시했다고 합니다. 

이전 세대 공정인 N3E 대비 동일 전력 소비에서 10~15% 성능향상 , 25~30% 전력소비 감소 , 15% 집적도 향상을

제공하도록 설계된 공정이라고 합니다. 

대만 가오슝 22번 공장에서 2nm 공정 양산이 개시 되었으며 새로운 글로벌 R&D 센터와 인접한 대만 신추 20번 공장

에서도 N2 생산을 확대할 것으로 전망되고 있습니다 

https://www.tomshardware.com/tech-industry/semiconductors/tsmc-begins-quietly-volume-production-of-2nm-class-chips-first-gaa-transistor-for-tsmc-claims-up-to-15-percent-improvement-at-iso-power